清华团队首次实现亚1纳米栅长晶体管

近日，清华大学集成电路学院任天令教授团队首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。这一成果3月10日以“具有亚1纳米栅极长度的垂直硫化钼晶体管”为题，在线发表在国际顶级学术期刊《自然》上。这是成立不到一年的清华大学集成电路学院在芯片小尺寸晶体管研发方面取得的一项重要进展。

晶体管是芯片的核心元器件，更小的栅极尺寸可以使得芯片上集成更多的晶体管，并带来性能的提升。英特尔公司创始人之一戈登·摩尔1965年曾提出：“集成电路芯片上可容纳的晶体管数目，每隔18至24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律”。过去几十年间，晶体管的栅极尺寸在摩尔定律的推动下不断微缩。但近年来，随着晶体管的物理尺寸进入纳米尺度，造成电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，使得新结构和新材料的开发迫在眉睫，多国学术界在极短栅长晶体管方面不断做出探索。目前主流工业界晶体管的栅极尺寸在12纳米以上。

为进一步突破1纳米以下栅长晶体管的瓶颈，任天令研究团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场来控制垂直的二硫化钼沟道的开关，从而实现等效的物理栅长为0.34纳米。通过在石墨烯表面沉积金属铝并自然氧化的方式，完成了对石墨烯垂直方向电场的屏蔽。再使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼薄膜作为沟道。

基于工艺计算机辅助设计的仿真结果，进一步表明了石墨烯边缘电场对垂直二硫化钼沟道的有效调控，预测了在同时缩短沟道长度条件下晶体管的电学性能情况。这项工作推动了摩尔定律进一步发展到亚1纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。

对于应用前景，任天令教授表示，1纳米以下栅长晶体管只是一个维度的尺寸微缩，未来还需要配合沟道的微缩，例如把沟道尺寸通过极紫外光刻微缩到5纳米，以进一步实现超大规模的芯片，使1纳米以下栅长晶体管能够从实验室走向产业化。

清华大学集成电路学院成立于去年4月，彼时国务院学位委员会刚宣布设置“集成电路科学与工程”一级学科。面向这一将深刻影响国家经济发展、社会进步和国家安全的国家重大战略需求，清华成立集成电路学院，瞄准的是集成电路“卡脖子”难题，旨在突破关键核心技术，培养国家急需人才，支撑我国集成电路事业的自主创新发展。（记者 雷嘉）